×				
×				
×				
×				
×				
×				
				•
				•
				*
	-			
		2		
•				
			•	
			y Translation Co	 

Japanese Kokai Patent Application No. Sho 55[1980]-9464

Code: 598-77474

Ref.: APPLIED DKT 306 D08

# JAPANESE PATENT OFFICE PATENT JOURNAL (A) KOKAI PATENT APPLICATION NO. SHO 55[1980]-9464

Int. Cl.<sup>3</sup>:

H 01 L 27/08

Sequence No. for Office Use:

6513-5F

Filing No.:

Sho 53[1978]-82683

Filing Date:

July 7, 1978

Publication Date:

January 23, 1980

No. of Inventions:

1 (Total of 5 pages)

Examination Request:

Not filed

## METHOD FOR MANUFACTURING A BIPOLAR INTEGRATED CIRCUIT USING I<sup>2</sup>L

Inventor:

Osamu Ozawa

Research & Development Center, Tokyo Shibaura Electric Co., Ltd. 1 Komukaitoshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa-ken

Applicant:

Tokyo Shibaura Electric Co., Ltd.

72 Horigawa-cho, Saiwai-ku,

Yokohama-shi

Agents:

Takehiko Suzue, patent attorney, and

2 others

[There are no amendments to this patent.]

#### Claim

Method for manufacturing a bipolar integrated circuit using I<sup>2</sup>L characterized by the following facts: during the process for manufacturing bipolar integrated circuits using I<sup>2</sup>L, which use emitters and collectors that operate in a reverse manner compared to conventional bipolar transistors, through the diffusion windows in the substrate of the integrated circuit, phosphorus or arsenic is diffused to form collector regions for the I<sup>2</sup>L portion, and an insulating film is formed together with these regions; then, in the insulating film portion of said collector regions, contact holes smaller than said diffusion windows are formed; in the contact holes, a high-concentration polysilicon wiring for wiring of the I<sup>2</sup>L circuit is formed and is connected to said collector regions; then, the second layer of metal wiring is applied.

#### Detailed explanation of the invention

This invention pertains to an improved method for manufacturing a bipolar integrated circuit using I<sup>2</sup>L with a double-layer wiring configuration.

It is well known that this type of bipolar integrated circuit has inverters made of individual transistors with emitters and collectors that operate in a reverse manner with respect to conventional bipolar transistors, and transistors for complementary injection which have a common emitter and base and base and collector, respectively. However, compared with conventional bipolar integrated circuits, the current amplification rate ( $\beta_{up}$ ) in the inverter is lower. Consequently, there is a demand for the improvement of the current amplification rate.

The conventional manufacturing process for bipolar integrated circuits using I<sup>2</sup>L with double layer wiring is performed as follows. Conventional technology is used to form the first layer of aluminum wiring, and an interlayer insulating substance is deposited by CVD. Then, contact holes are formed in the film using photolithography. Then, a second layer of aluminum is formed by vapor deposition, followed by patterning to complete the circuit. However, in this method, after vapor deposition of the first and second aluminum layers, a high-temperature process (500°C or higher) cannot be carried out, and a cleaning step such as for phosphorus getter, etc., cannot be carried out. This is a problem. Also, the CVD film deposited as an insulating layer on the first layer of the aluminum reacts with aluminum, and electrical connection often cannot be guaranteed. This is also a problem.

In consideration of these problems, it has been proposed that the bipolar integrated circuit using I<sup>2</sup>L be manufactured by forming the first layer of wiring from a high-concentration polysilicon instead of aluminum. For a conventional bipolar IC, polysilicon is used as a diffusion source, yet it has not been used as the wiring. That is, in this method, first of all, as shown in Figure 1a, on p<sup>-</sup>-type silicon substrate (1), n<sup>+</sup>-type diffusion layer (2) is formed from Sb or As; then, n-type Si layer (3) is formed by means of epitaxial growth. Then, by means of boron

diffusion, p<sup>+</sup>-separating region (4) is formed, followed by formation of n<sup>+</sup>-diffusion region (5), injector and external base region (6), and real base region (7) by means of low-concentration boron diffusion. Then, silicon dioxide film (8) is set, and diffusion windows (9)...(9) are formed in this oxide film. Then, on silicon dioxide film (8), as the first layer of wiring material, phosphorus or arsenic-doped polysilicon film (10) is coated by a CVD method, and at the same time, phosphorus or arsenic is diffused through diffusion windows (9)...(9) to form collector regions (11)...(11) (see Figure 1b). Then, as shown in Figure 1c, by means of photolithography, polysilicon film (10) is etched to form the first layer of polysilicon wiring (10'). Then, phosphate silicate glass is coated to form insulating film (12) (see Figure 1d). Then, contact holes are formed in insulating film (12) and oxide film (8), and aluminum vapor deposition and selective etching are performed to form the second layer of wiring as ground portion (13), injector (14) and input portion (15). In this way, a bipolar integrated circuit using I<sup>2</sup>L is formed (see Figure 1e).

However, in the aforementioned method, as polysilicon is directly coated on the oxide film having diffusion windows to form collector regions, as shown in Figure 2, the area of first layer wiring regions (10')...(10') made of polysilicon on collector regions (11)...(11) is larger than the area of collector regions (11)...(11). Also, it is necessary to maintain a prescribed width (usually 3  $\mu$ m) between first layer wiring regions (10')...(10'). Consequently, the gap between collector regions (11)...(11) naturally becomes longer, the integration degree decreases significantly, the ratio of the area of the collector regions to the area of base regions (6) becomes smaller, and the current amplification rate ( $\beta_{up}$ ) decreases. This is a disadvantage.

In order to solve the aforementioned problems, the inventors of this patent application performed extensive research. As a result of this research, it was found that by diffusing phosphorus or arsenic through the diffusion windows before forming the first layer wiring of polysilicon connected to the collector region and by forming an insulating film along with this diffusion process then by forming contact holes smaller than the diffusion windows in the insulating film and finally by forming the first layer wiring made of polysilicon, it is possible to form the first layer wiring on the collector regions in an area equal to or smaller than the area of the collector regions; so that the gap between the collector regions becomes smaller, the integration degree becomes higher, the ratio of the area of the collector regions to the area of the base regions becomes higher, the current amplification rate is improved significantly, and the bipolar integrated circuit using I<sup>2</sup>L can perform high-speed operation. In this way, a method for manufacturing the device of the present invention was found.

That is, this invention provides a method for manufacturing a bipolar integrated circuit using I<sup>2</sup>L characterized by the following facts: its emitter and collector operate in a reverse manner to conventional bipolar transistors, through the diffusion windows in the substrate of the

integrated circuit, phosphorus or arsenic is diffused to form collector regions for the I<sup>2</sup>L portion, and an insulating film is formed together with these regions, then, in the insulating film portion of said collector regions, contact holes smaller than said diffusion windows are formed; in the contact holes, a high-concentration polysilicon wiring for wiring of the I<sup>2</sup>L circuit is formed and is connected to said collector regions; then, the second layer of metal wiring is applied.

According to this invention, as means for forming the collector regions and for forming the insulating film, for example, the following methods may be used: a method in which phosphorus or arsenic ions are implanted through the diffusion windows followed by a thermal oxidation process to form an oxide film (insulating film); a method in which phosphate silicate glass or arsenate silicate glass is deposited by CVD through the diffusion windows, and by means of diffusion of phosphorus or arsenic, the collector regions and insulating film are formed at the same time, etc.

According to this invention, usually plural collector regions are formed.

In the following, this invention will be explained in more detail with reference to an application example illustrated by Figures 3a-f.

#### Application example

First of all, as shown in Figure 3a, on p<sup>-</sup>-type silicon substrate (21), n<sup>+</sup>-diffusion layer (22) was formed by means of Sb, and then, by means of epitaxial growth, n-type Si layer (23) was formed. Then, by means of boron diffusion, p<sup>+</sup>-separating region (24) was formed, followed by the formation of true base region (25), n<sup>+</sup>-diffusion region (26), injector, and external base region (27) by means of low-concentration diffusion of boron. Then, by means of a thermal oxidation process, silicon dioxide film (28) was formed, and diffusion windows (29)...(29) were formed in oxide film (28). Then, as shown in Figure 3b, on the entire surface of silicon dioxide film (28), phosphate silicate glass film (30) (PSG film) with a thickness of 3000 Å was formed using the CVD method, and at the same time, phosphorus was made to diffuse from said PSG film (30) through diffusion windows (29)...(29) to form four collector regions (31)...(31) in true base region (25) and to form emitter region (32) in the n<sup>+</sup>-diffusion layer.

Then, as shown in Figure 3c, on collector regions (31)...(31), contact holes (33)...(33) with an area smaller than said diffusion windows (29)...(29) were formed in portions of PSG film (30). In this case, contact hole (33') was also formed in the portion of PSG film (30) on emitter region (32). Then, a high-concentration polysilicon film was formed using the CVD method on PSG film (30) having contact holes (33)...(33), (33'), and by means of the conventional photolithographic method, patterning was performed to form first layer wiring regions (34)...(34) connected to said collector regions (31)...(31) and emitter regions (32) (see Figure 3d). Of course, it is also possible to diffuse phosphorus or As or the like in polysilicon after growth of

the undoped polysilicon by CVD method. Then, as shown in Figure 3e, on PSG film (30) containing first layer wiring regions (34)...(34), phosphate silicate glass film (35) (PSG film) with a thickness of 6000 Å was deposited. Then, wiring outlets (36), (36), (36) were formed on the portion of second layer PSG film (35) on wiring (34) of emitter region (32), the portion of oxide film (28) on injector region (27) and first and second PSG films (30), (35), and the portion of oxide film (28) on the external base and first and second PSG films (30), (35). Then, aluminum vapor deposition and selective etching were performed to form, as the second layer of wiring, ground portion (37), injector (38), and input portion (39). In this way, a bipolar integrated circuit using I<sup>2</sup>L was obtained.

As shown in Figure 4, for the obtained integrated circuit, contact holes (33)...(33) smaller than diffusion windows (29)...(29) are formed in the PSG film in collector regions (31)...(31) in external base region (27). Through said contact holes (33)...(33), first layer wiring regions (34)...(34) are connected to said collector regions (31)...(31). That is, first layer wiring regions (34)...(34) have the same area as that of collector regions (31)...(31). Consequently, even when a prescribed width (about 3 µm) is maintained between first layer wiring regions (34)...(34), first layer wiring regions (34)...(34) are still aligned with collector regions (31)...(31). Consequently, one may separate collector regions (31)...(31) by a gap of only 3 µm, and the distance is much shorter than the distance between collector regions (31)...(31) in the conventional method (as shown in Figure 2). As a result, it is possible to increase the integration degree, and at the same time, it is possible to increase the ratio of the area of collector regions (31)...(31) to the area of external base region (27), and to improve the current amplification rate. Also, in this application example, when the diffusion windows have the same measurements as that in the conventional method, the integration degree is improved by 24% over that in the conventional method, and the current amplification rate is improved by 31% over that in the conventional method.

As explained in detail above, according to this invention, the first layer wiring regions formed on the collector regions of the I<sup>2</sup>L portion can occupy equal or smaller area than the area of the collector regions, and the distance between the collector regions can be reduced so that the integration degree can be increased. Also, it is possible to increase the ratio of the area of the collector region to the area of the base region, so that it is possible to improve the current amplification rate significantly, so that the bipolar integrated circuit using I<sup>2</sup>L can be used for high-speed operations.

#### Brief description of the figures

Figures 1a-e are cross-sectional views illustrating the manufacturing steps of the bipolar integrated circuit using I<sup>2</sup>L in the prior art. Figure 2 is a plan view illustrating the base region of the integrated circuit obtained by the steps of operation described above. Figures 3a-f are

cross-sectional views illustrating the manufacturing steps of an integrated circuit using  $I^2L$  in this invention. Figure 4 is a plan view illustrating the base region of the integrated circuit obtained by the steps of operation shown in Figures 3a-f.

- 21 p<sup>-</sup>-type silicon substrate
- 27 External base region
- 28 Silicon dioxide film
- 29 Diffusion window
- 30 PSG film
- 31 Collector region
- 33 Contact hole
- 34 First layer wiring (Pol-Si)
- 37 Ground portion
- 38 Injector
- 39 Input portion




Figure 1




Figure 2




Figure 3




Figure 4

#### 19 日本国特許庁 (JP)

①特許出願公開

### ⑩ 公開特許公報 (A)

昭55—9464

50Int. Cl.3 H 01 L 27/08

識別記号

庁内整理番号 6513-5F

母公開 昭和55年(1980)1月23日

発明の数 1 審査請求 未請求

(全 5 頁)

図Ⅰ2レを含むバイポーラ集積回路の製造方法

②特

願 昭53-82683

②出

願 昭53(1978)7月7日

@発 明. 者 尾沢修

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

の出

願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦 外2名

څ

1. 発明の名称

I<sup>2</sup>Lを含むパイポーラ集積回路の製造方法 2. 特許請求の範囲

エミッタ、コレクタを通常のパイポーラトラ ンジスタと逆動作する I<sup>2</sup>L を含むパイポーラ集 積回路の製造において、集積回路基体の拡散線 に、塩又は砒素を拡散して I2L 部のコレクタ領 城を形成するとともに絶録膜を形成した後、前 記コレクタ領域の絶縁膜部分に前記拡散窓より 小さいコンタクトホールを設け、このコンタク ・ホールに I<sup>2</sup>L 回路の配線のための高濃度多結 晶シリコン配線を形成して前記コレクタ領域と 接続させ、さらに第二層の金属配線を施すこと を特徴とする I2Lを含むパイポーラ集積回路の 製造方法。

3.発明の詳細な説明

本発明は二層配線構造をなす 122 を含むパイ ポーラ集積回路の製造方法の改良に関する。

周知の如く、この種のパイポーラ集積回路は

エミツタ,コレクタを通常のパイポーラトラン **ジスタと逆にした逆動作パーティカルトランジ** スクからなるインパータと、そのエミッタ、ペ ースを夫々ペース,コレクタとして共有する相 補型のインジェクタ用トランジスメとを備えた ものであるが、通常のパイポーラ集積回路に比 してインパータ中の電流増幅率 (βup) が低いた めに、電流増倡率を改善することが要望されて いる。

ところで、従来、I<sup>2</sup>Lを含む2層配線を行つ たパイポーラ集積回路を製造するには次のよう なことが行なわれている。即ち、周知の技術で 一層アルミニウム配線を行ない、層間絶象物を CVD額で堆積させた後、この腹にコンタクトホ ールを写真鉄刻法により形成し、さらに第二層 のアルミニウム蒸着及びパターンニングを行な つて完成する。しかしながら、との方法にあつ ては第一,第二のアルミニウム蒸着後の高温プ ロセス(500℃以上)が不可能であり、清浄化工 程、例えばリングツター等が不可能となる問題

がある。また、第一層のアルミニウム上に絶象 体として推積させるCVD膜と該アルミニウムと 問題がある。

このようなことから、以下に示す如く第一層 耐般をアルミニウムに代つて高騰度多結晶シリ コンで形成して I<sup>2</sup>Lを含むパイポーラ集積回路 を製造することが考えられる。従来パイポーラ・ I Cでは、多結晶 Siは 拡散源として使用されて いるが配線に使用されてはいない。即ち、まず 第1図 \* に示すように P 型のシリコン基板 1 に 8b又は As でn<sup>+</sup>拡散層 2 を、さらにエピタキシャ ル成長によりn型Si層 3を形成した後、ポロン 拡散によりp<sup>+</sup>分離領域 4 を構成し、ひきつづき n<sup>†</sup>拡散領域 5 、インジエクター及び外部ペース 領域 6、ポロンの低農 度拡散により真のペース 領域?を形成し、さらにシリコン酸化膜8を設 け、この酸化碘に拡散窓ョ…9を形成する。そ の後、シリコン酸化膜 8 上に第一層配線材料と してのリン或いはヒ素ドープ多結晶シリコン膜 第一層配線 1 0′… 1 0′間は所定の巾(通常 3 μμ

10をCVD法により被着すると共に拡散窓の…の からリン或い仕と書を拡散してコレクタ領域 11…11を形成する(第1関1関形)。つづい て第1回。に示すように写真触刻法により多結 晶シリコン膜10をエッチングして第一層の多 結晶シリコン配線 1 0/を形成した後、リン珪化 ガラス等を被着して絶縁膜12を形成する(第 1 図 4 図示 )。 次いで、絶縁膜 1 2 及び酸化膜 8 **にコンタクトホールを明け、アルミニウム思着**、 選択エッチングを施して第二層配線としてのア ース部13、インジェクター14、入力部15 を構成し、121を含むパイポーラ集積回路を造 る(第1図・図示)。

しかしながら、上記方法にあつては多結晶シ リコンを拡散窓を有する酸化膜上に直接被着し てコレクタ領域を形成するため第2図に示す如 く、コレクタ領域11…11上の多結品シリコ ンかちなる第一層配譲10′…10′がコレクタ領 〜 城11…11の面積より大きくなる。その上、

は必要)を保持しなければならないため、コレ クタ領域11…11の開闢が必然的に長くなり、 熱務度が著しく低下すると共化ペース領域6の 面積に対するコレクタ質娘の面積の比が低くなっ り、電流増幅率(βup)が低下する欠点がある。

とれに対し、本発明者は上記欠点を解消する ために鋭意研究を重ねた結果、コレクタ循環に 抗糖させる多結晶シリコンの第一層配制を形成 する際、予め拡散窓に鎖又は砒素を拡散すると ともに絶象膜を形成し、この絶象膜に拡散器よ り小さいコンタクトホールを開口した後多結晶 シリコンの第一層配架を形成することによつて、 コレクタ領域上の第一層配線を該コレクタ領域 の面積と同等乃至それより小さくでき、もつて コレクタ領域の間隔が短くなり集務度を向上で きると共に、ペース領域面積に対するコレクタ 領域面積の比が向上し電流増暢串を著しく改善 でき、高速動作が可能なI2Lを含むパイポーラ 集積回路を製造し得る方法を見い出した。

すなわち、本発男方法はエミッタ, コレクタ

を通常のパイポーラトランジスタと遊にした構 造の I<sup>2</sup>L を含むパイポーラ糸横回路の製造にお いて、糸釈回路基体の拡散窓に、焼又は砒素を 拡散して I2L 部のコレクタ領域を形成するとと もに絶縁膜を形成した後、前記コレクタ領域の 絶歉膜部分に前記拡散窓より小さいコンタクト ホールを設け、とのコンタクトホールに I²L 図 路の配線のための高機度多結晶シリコン配線を 形成して前記コレクタ領域と接続させ、さらに 第二般の金属配線を施すことを特徴とするもの てある.

本発明におけるコレクタ領域の形成と絶縁級 の形成とを行なり手段としては、例えば拡散窓 に購又はヒ素をイオン注入した後熱酸化処理し て酸化膜(絶縁膜)を形成する方法、或いは拡 教窓に換珪化ガラス又は砒素珪化ガデスを CVD 法により被覆して該ガラスからの道。砒素の拡 散によりコレクタ領域と絶縁膜とを同時に形成 する方法等が採用し得る。

本発明におけるコレクタ領域は通常複数ែ形

特開 昭55-9484 (3)

成されるものである。

次に、本発明の実施例を第3回ま~1を参照 して説明する。

#### 寒施例

まず第3図 \* に示すように、p- 型のシリコン 茶板 2 1 にSbで n+拡散層 2 2 を、さらにエピタ キシャル成長によりn型SI軍23を形成した後、 ポロン拡散により p+分離領域2 4 を構成し、ひ きつづきポロンの低濃度拡散により真のペース **簡減25、n+拡散領域26、インジェクター及** び外部ペース領域2ヶを形成し、さらに無限化 **机理によりシリコン酸化漿28を設け、この酸** 化順28に拡散窓29…29を形成した。その 後、第3図bに示すようにシリコン酸化膜28 全面に厚さ 3000 Åの燐 珪 化ガラス 膜 3 0 (PSG 膜) ● \*\*\* \*\*\* をCVD法により形成すると共に、該PSG原 3 0 から惟を拡動器29…29に拡動して真のペー ス領域 2 5 ℃ 4 つのコレクタ領域 3 1 … 3 1 及 びョ+拡散層にエミッタ領域32を形成した。

次いで、第3図ε化示すように、コレグタ領

域 3 1 … 3 1 上の P 8 G 膜 5 0 部分化 前記拡散窓 29…19より小さい面積のコンタクトホール 33…33をおけた。この場合、エミツタ飯城 3 2 上の P 8 G 膜 3 0 部 分 に も コン タ ク ト ホー ル 33をあけた。つづいて、コンタクトホール · 3 · ··· 3 3 , 3 3 を有する P 8 G 膜 3 0 上に 新 債 废多結晶シリコン膜を CVD 供により被覆し、渦 常の写真酸刻法によりパターンニングして前記 コレクタ領域31…31及びエミッタ領域32 に接続した第一層の配線3~…3~を形成した (第3図d図示 2の論、 undopo多結晶SIをCVD 法で成長させた後、リン或いは Am 終を多結晶 Si に拡散してもよい。その後、第3回。に示すよ うに第一層の配線31…34を含むPSG線30 上に厚さ 6000 %の燐珪化ガラス膜 3 5 (PSC ) を被覆し、しかる後、エミッタ領域32の配線 3 ←上の第二層目の PSG膜 3 5 の部分、インジ エクター領域27上の酸化膜28と第一。第二 の P S G 膜 3 0 , 3 5 と の 都 分 、 及 び 外 都 ペース 上の酸化膜28と第一、第二のPSG膜30.

.. Ħ

外部ペース領域27の面積に対するコレクタ領 城31…31の面積比が向上され、電流増幅率 を改善できる。なお、本実施例において拡散感 を従来法と同寸法とした場合、集積度について は従来法に比して24%程度改善され、かつ電流 増幅率については従来法に比して 31% 改奏され ることがわかつた。

以上詳述した如く、本発明によれば I<sup>2</sup>L 部の コレクタ領域上の第一層配線を、該コレクタ領 域の面積と同等乃至それより小さくでき、もつ てコレクタ領域の間隔を短くして集積度を向上 できると共に、ペース領域の面積に対するコレ クタ領域の面積比を向上して電流増幅率を著し く改善でき、高速動作が可能なI2Lを含むパイ ポーラ集積回路を製造できる等顕著な効果を有 する。

第1図 a ~ b は従来の I 2L を含むパイポーラ 集積回路の製造工程を示す断面図、第2図は前 記工程で得られた集積回路のペース領域を示す

35との部分に配線取出口36,36,36を **あけ、アルミニウム蒸灌、選択エッチングを施** して第二度配験としてのアース部31、インジ エクター38,入力部39を構成し、I2Lを含 むパイポーラ集積回路を得た。


得られた集積回路は第4図に示すように外部 ペース領域21内のコレクタ領収31…31上 · の PSG膜に拡散窓 2 9 … 2 9 より小さいコンタ クトホール 3 3 … 3 3 が形成され、そのコンタ クトホール 3 3 … 3 3 を介して第一層配線 3 4 …る(が移コレクタ観線31…31と影験され でいる。つまり、第一層配線 3 4 … 3 4 がコレ クタ領域 3 1.… 3 1 の面積と同等となる。この ため、第一層配線3 4 ··· 3 4 間を所定の巾(3Am 程度)に保持してもその第一世配線34…34 はコレクタ領域31…31と合数するので、コ レクタ領域31…31を3mm端でればよくなり、 4.図面の簡単な説明 実質的にコレクタ領域 3 1 … 3 1 間の距離を従 来法(前述した第2図図示)に比して著しく短 くなる。その結果、集積度を向上できると共に、


特問 昭55-9464 (4)

平面図、第3図 m ~ f は本発明の I 2L を含む集 積回路の製造工程を示す断面図、第4図は前配 第3図 m ~ f の工程により得られた集積回路の ベース領域を示す平面図である。

21… P-型シリコン基板、27…外部ペース 領域、28…シリコン酸化膜、29…拡散窓、 30… P8G膜、31…コレクタ領域、33…コンタクトホール、34…第一層配線(Pel-8i)、 37…アース部、38…インジェクタ、39… 入力部。

出氟人代理人 弁理士 鈐 江 武 奁





盛 ム 気

